TSMC sẵn sàng công nghệ để sản xuất chip tiến trình 2nm vào năm 2025

[toringuyen0509]

Thông tin từ chuỗi cung ứng công nghệ bên Đài Loan cho biết, TSMC sẽ đưa tiến trình sản xuất chip bán dẫn 2nm vào giai đoạn thương mại hóa kể từ năm 2025. Nói cách khác roadmap kế hoạch của TSMC hiện giờ vẫn đang được thực hiện mà không có khó khăn trở ngại nào đáng kể, khiến kế hoạch bị đình trệ. Thêm nữa, có những tin đồn nói TSMC đang lên kế hoạch cho một tiến trình 2nm mới, cải tiến từ tiến trình cũ để tăng sản lượng cũng như tỷ lệ chip đạt chuẩn. Dự kiến 2nm+ của TSMC sẽ gọi là N2P, giống như N3 và N3P của họ hiện giờ.

Ngay từ năm 2021, CEO của TSMC, tiến sĩ Wei Chungching đã từng tuyên bố rằng ông tự tin TSMC sẽ sản xuất được chip 2nm vào năm 2025. Sau đó, phó chủ tịch phụ trách nghiên cứu, phát triển và công nghệ của TSMC, tiến sĩ Mii Yujie đã xác nhận kế hoạch này vào năm ngoái, rồi đến tháng 1 vừa rồi, tiếp đến tiến sĩ Wei lại đưa ra những tuyên bố khiến thị trường tăng thêm niềm tin vào TSMC, nói rằng tiến trình 2nm được phát triển với tốc độ nhanh hơn so với dự kiến, và sẽ đưa vào giai đoạn sản xuất thử nghiệm vào năm 2024.

Những nguồn tin không chính thức nói rằng chip 2nm thương mại hóa sẽ được TSMC sản xuất tại fab gia công bán dẫn của họ đặt tại thị trấn Bảo Sơn thuộc thành phố Tân Trúc, nằm ở phía Tây Bắc đảo Đài Loan. Cùng với đó là kế hoạch xây dựng Fab 20 ở Đài Chung, cũng dùng phục vụ gia công những chip bán dẫn trên tiến trình mới nhất.

Dù TSMC chưa công bố chính thức thông tin về tiến trình N2P, giải pháp cải tiến của N2, những nguồn tin được cho là ở trong chuỗi cung ứng của TSMC nói rằng N2P sẽ ứng dụng khả năng cấp điện BSPD (back side power delivery) để tăng hiệu năng của những con chip. Thông thường một die chip xử lý sẽ phải nối dây để nhận nguồn điện cũng như nhận dữ liệu, cho phép nó tương tác với những linh kiện khác trong hệ thống. Chip càng nhỏ thì đường dẫn điện càng co lại.

Một giới hạn rất lớn để nghiên cứu thành công những tiến trình chip bán dẫn tiến trình cao cấp, khoảng cách giữa những transistor chỉ bằng một phần nhỏ tiết diện sợi tóc con người là đặt những đường cấp điện ấy ở chỗ nào trên miếng silicon chỉ bằng móng tay. Một giải pháp là đặt những đường dây tải điện ấy ngay phía trên những transistor, hoặc in thạch bản đường điện trước rồi mới in transistor lên trên.

Quy trình đặt đường cấp điện dưới transistor gọi là BSPD, cũng có thể được gọi là một giải pháp mở rộng dựa trên kết nối TSV (through silicon vias). Đó là những đường kết nối qua một tấm wafer silicon, cho phép nhiều chip bán dẫn như vi xử lý hoặc bộ nhớ có thể nằm chồng lên nhau. Hệ thống mạng BSPD bao gồm cả công đoạn nối các wafer lại với nhau để tạo ra tiêu thụ điện năng tối ưu hơn, vì đường điện đi qua mặt dưới lớp transistor ít phải đối mặt với trở kháng hơn.

Mặc dù vậy, những chuyên gia nghiên cứu thị trường, một trong số đó là Morgan Stanley thì cho rằng, doanh thu của TSMC trong quý II năm 2023 sẽ giảm từ 5 đến 9%, khi các nhà sản xuất smartphone giảm đơn hàng chip SoC trang bị cho điện thoại. Nhưng bù lại cả năm, doanh thu của TSMC sẽ không bị ảnh hưởng nhiều vì Apple đã chấp nhận mức giá tăng 3% cho mỗi wafer silicon gia công trên tiến trình N3, dự kiến sẽ dùng sản xuất chip cho iPhone 15 Pro ra mắt cuối năm nay.